記憶斗不過時間 隨手記~~

[ZZ] cadence upf低功耗流程的仿真驗證

上一篇 / 下一篇  2019-01-13 20:31:06 / 個人分類:Digital

原文:https://www.cnblogs.com/jyaray/p/4817777.htmlET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺ws%Xv1{Sr!I

B#\Ke+})FM9^0ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺RM2T \#RZ

隨著深亞微米技術的普及與發展,leakage功耗在整個功耗中的比重越來越大,比如45nm下,已經占到了60%以上,所以低功耗解決方案應運而生。目前已經有一套標準的低功耗設計流程,流程有CPF(cadence主導)和UPF(synopsys主導)兩種,但技術趨勢是UPF會大一統,所以本篇將為那些仍舊使用ncverilog而不是vcs仿真工具的苦逼們提供一些參考。
%[,g!q+W N/| Hdnn9`0目前常用的降低低功耗的方法有四種:多電壓域、時鐘門控、電源關斷和動態電壓頻率調整。其中的時鐘門控對驗證影響較小,大家應該都接觸過,而剩下的三個對驗證工作影響較大,需要用到各個EDA廠商的低功耗解決方案。ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺 c YFtd:?r&v-i

qw1~-Y lt0閑話就說這么多,那么cadence如何使用upf來實現低功耗流程的仿真驗證呢?
k_'w fr!\c@%L0第一步,先得有UPF文件,根據設計需求,使用TCL建立腳本,建立和管理獨立電壓源、確定隔離、建立電平漂移等,一般是設計或者后端人員書寫,驗證工程師當然也可以寫,具體內容參考IEEE 1801。
M5RFc"Ke0第二步,仿真case中添加電源上電過程,使用$supply_on函數給相應VDD上電。
,~ ||{&wF)V @0第三步,將UPF嵌入到仿真命令中,即:

&Bjk;t-~t0
irun -lps_1801 sim.upf -lps_assign_ft_buf -lps_iso_verbose ...

@ P,T{*u`:r9{0或者

aZff&|t3T({;G0
1 ncvlog ...
2 ncelab -lps_1801 sim.upf -lps_assign_ft_buf -lps_iso_verbose ...
3 ncsim ...

-a F:o0`_ k x@0相關options解釋如下:ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺0l/{-Y3kb0aHR'?5h
①-lps_1801 filename: 指定符合IEEE 1801標準的UPF文件;
%p VtGeI3k0②-lps_assign_ft_buf: 指定assign賦值被當做buffer對待,而非默認的wire,好處是從always-on domain進入和穿過power-down domain的信號被force成x,便于debug;
D6k:? iLXGK#FY0③-lps_const_aon: 對處在power-down domain并且直接和always-on domain相連接的tie-high或者tie-low constant,不使能corruption功能;默認不使用該功能;
'|4s p;aW WY0④-lps_enum_rand_corrupt:對于用戶定義的enum類型數據,在電源關斷后,隨機從枚舉列表中選擇一個值作為變量值;和該命令相類似的還有-lps_enum_right, -lps_implicit_pso等,因為不常用,就不一一介紹了;
B]z'}vO0⑤-lps_iso_verbose: 使能isolation的log功能,這個一般需要加上;ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺x3fF+u4b]td
⑥...ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺6X'p_:Sa,w{R;FV
其它的options請參考cadence的low-power simulation guide。
Gb@X3q~0最后,運行仿真即可。ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺S!YmLP/|'YW0\B3TW

ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺`2r3j!c$f&A7[q#jUqH

最后說一下low power流程驗證正確性和完備性的確認方法。ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺+v.{/?@8] o N-T |J
①增加的low power流程不能影響芯片本身功能的正確性,比如通過電源關斷來降低芯片功耗,則關斷再打開后,芯片還可以正常work。這部分可以利用原有的self-check驗證環境來確認。ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺`s3{L*cH1Q
②利用log文件分析,上述仿真命令-lps_verbose和UPF文件會為仿真輸出與low power相關的warning, error以及assertion信息,通過log文件可以check流程的正確性;
y yU*}{Y jG@._q-p0③自動的assertion checker分析,使用-lps_verify選項可以自動檢查電源關斷順序(隔離->復位->斷電)和電源打開過程(上電->解復位->解隔離),如不滿足該時序要求,會自動報錯;ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺4a~x6t(}l
④利用覆蓋率保證驗證完備性,使用-lps_vplan選項依據UPF文件生成low power驗證計劃,通過simvision提供的coverage接口,得到low power相關的功能覆蓋率;ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺!d'hF ?d5s KzP(N6^{

t,_Ci5W.L| W0注:ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺i6~ X9V[*F#?dH
1、UPF(Unified Power Format)是Synopsys公司提出的一種對芯片中電源域設計進行約束的文件格式。通過與UPF 格式匹配的Liberty文件,UPF約束文件可以被整套Galaxy物理實現平臺的任何一個環節直接使用,并將設計者的電源設計約束傳遞給設計工具,由工具完成設計的實現工作,從而實現整套數字集成電路低功耗物理實現的流程。ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺po TW-y

ET創芯網(EETOP)-電子設計論壇、博客、超人氣的電子工程師資料分享平臺!x0X2Q0o9Zr*I hw

TAG: Cadence cadence CADENCE Synopsys synopsys SYNOPSYS UPF

 

評分:0

我來說兩句

顯示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

Open Toolbar
幸运飞艇官网 魔域私服 魔域私服 热血江湖私服 天龙八部私服 传世私服 幸运飞艇官网 魔域私服 魔域私服 传世私服